Fakultät Informatik

Höchstleistungsrechnen: Software-Anpassung beim Wechsel der Hardware-Architektur

Ob bei der Auswertung von Klimadaten, bei der Proteinstrukturbestimmung oder bei der Bewertung von Finanzderivaten – immer mehr Anwendungen erfordern eine enorme Rechenleistung. Prozessorarchitekturen müssen immer leistungsfähiger werden und so bewegen sich die schnellsten Rechner bereits im PetaFLOP-Bereich. Diese Höchstleistungsrechner führen ihre Aufgaben parallel aus, indem die Arbeitspakete auf verschiedene Rechner gleichzeitig verteilt werden. Die Software muss entsprechend an die parallele Hardware-Architektur angepasst werden. Mit jeder neuen Hardware-Generation muss bereits bestehende Software meist aufwendig auf das neue System abgestimmt werden. Dass es aber auch mal sehr schnell und reibungslos funktionieren kann, zeigen nun die Arbeiten am  Lehrstuhl für Wissenschaftliches Rechnen von Prof. Hans-Joachim Bungartz.

Die bestehende Numerische-Lineare-Algebra-Bibliothek TifaMMy, die das Lösen von linearen Gleichungen unterstützt, wurde an die neue Many Integrated Core (MIC)-Architektur von Intel angepasst. Hierbei handelt es sich um einen Coprozessor mit 32 Kernen, die beliebige parallele Aufgaben ausführen können. Noch existiert der Intel-Coprozessor mit dem Namen „Knights Ferry“ nur als Prototyp; Intel wird ihn voraussichtlich unter dem Namen „Kights Corner“ mit deutlich mehr Rechenkernen auf den Markt bringen. Bereits jetzt arbeitet Intel mit einigen Partnern zusammen, um die Leistung und Programmierbarkeit der Prozessoren zu testen.

Mit dabei sind unter anderem das CERN, das Forschungszentrum Jülich und  das Leibniz-Rechenzentrum (LRZ). Über das LRZ ist auch der TUM-Lehrstuhl für Wissenschaftliches Rechnen eingebunden. Der Mitarbeiter  Alexander Heinecke hatte die Aufgabe, Algorithmen der Bibliothek TifaMMy auf die MIC-Architektur zuzuschneiden und somit die Hardware zu evaluieren. Das Ergebnis: Die Anpassung verlief überraschend schnell und leicht. „Der Workload wurde ursprünglich für Intel Xeon Prozessoren entwickelt und optimiert. Da die Programmiermodelle sich aber so sehr ähneln, konnten wir den Code für die Intel MIC Architektur binnen Stunden optimieren und eine Leistung von über 650 GFLOPS erzielen“, sagt Professor Arndt Bode vom LRZ. „Falls sich zeigen sollte, dass der Übergang auf die neue MIC-Architektur generell so einfach verläuft, ist das natürlich ein großer Vorteil: Bereits vorhandene Software kann bei einem Hardwarewechsel mehr oder weniger gleich eingesetzt werden “, so Informatikprofessor Hans-Joachim Bungartz, Inhaber des Lehrstuhl für Wissenschaftliches Rechnen. Dort werden bereits weitere Anwendungen für die Intel MIC Architektur vorbereitet – auch hier zeigen erste Tests wie einfach bestehende Anwendungen durch den „Kights Ferry“-Prototypen beschleunigt werden können.

Professor Arndt Bode und Alexander Heinecke präsentierten die ersten Ergebnisse gemeinsam mit Intel auf der International Supercomputing Conference 2011 in Hamburg.

 

Ansprechpartner

Neue Einträge oder Änderungswünsche für diese Seite bitte an  webmaster(at)in.tum.de schicken.

Fakultäts-Events

no news in this list.

TUM-Informatik auf Youtube

Finden Sie weitere spannende Forschungsvideos auf Youtube.
 mehr